PAT-NO:

JP361031387A

DOCUMENT-IDENTIFIER:

JP 61/031387

TITLE:

VAPOR PHASE EPITAXIAL GROWTH PROCESS

PUBN-DATE:

February 13, 1986

INVENTOR-INFORMATION:

NAME

KITAJIMA, HIROSHI

ASSIGNEE-INFORMATION:

NAME

NEC CORP

COUNTRY

N/A

APPL-NO: JP59152265

APPL-DATE: July 23, 1984

INT-CL (IPC): C30B019/00, H01L021/208

US-CL-CURRENT: 148/DIG.53, 257/296 , 438/FOR.424

ABSTRACT:

PURPOSE: To prevent a facet from being spread by executing epitaxial growth at low temp. in the initial stage of the growth, then executing at high temp.

CONSTITUTION: A silicon oxide film 8 is formed on the surface of a single crystal silicon wafer 7, and an opening part 9 is formed by reactive ion etching to deposit a silicon nitride film on the surface. Then, the reactive ion etching is further executed to leave the silicon nitride film 10 on the side wall part alone. Further, epitaxial growth is executed at ≤970°C

to form an epitaxial film 11 having thin film thickness. Due to the thin thickness of the epitaxial layer 11, the breadth of a facet 12 is also small. When epitaxial growth is executed thereafter at >970°C, the breadth of the facet 12 is not increased.

COPYRIGHT: (C) 1986, JPO&Japio

DERWENT-ACC-NO:

1986-084938

DERWENT-WEEK:

198613

COPYRIGHT 1999 DERWENT INFORMATION LTD

TITLE:

Gas-phase epitaxial growth method -

involves first

maintaining temp. of substrate at

below 970 deg. C then

above this temp.

PATENT-ASSIGNEE: NEC CORP[NIDE]

PRIORITY-DATA: 1984JP-0152265 (July 23, 1984)

PATENT-FAMILY:

PUB-NO

PUB-DATE MAIN-IPC

LANGUAGE PAGES

,

JP 61031387 A

February 13, 1986

N/A

003

N/A

APPLICATION-DATA:

PUB-NO

APPL-DESCRIPTOR

APPL-NO

APPL-DATE

JP 61031387A

N/A

1984JP-0152265

July 23, 1984

INT-CL (IPC): C30B019/00, H01L021/20

ABSTRACTED-PUB-NO: JP 61031387A

BASIC-ABSTRACT:

In the method to selectively deposit silicon onto the open portion of

monocrystalline silicone base plate whose surface is partially covered with an

insulating film, the epitaxial growth is at first effected at a temp. not

greater than 970 deg.C, then the following epitaxial growth is conducted at a

temp. higher than 970 deg.C.

The silicon base plate is covered by an oxide layer leaving

the opening. Opt. a silicon nitrile layer is employed. The set-up (a) is subjected to epitaxial growth using a mixt. of SiH2Cl2 and HCl as the raw material, whereupon silicon oxide deposits only on the opening surface. Around the periphery of the opening, however are formed facets which are smaller by this process.

USE/ADVANTAGE - For CMOS (complimentary metal-oxide semiconductor) devices, selective epitaxial growth with reduced facets is realised while the flaw density in the epitaxial film is maintained at a low level.

CHOSEN-DRAWING: Dwg.2/2

DERWENT-CLASS: L03 U11

CPI-CODES: L04-C01A;

EPI-CODES: U11-C01; U11-C08;

19日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A) 昭61-31387

@Int Cl.4

識別記号

庁内整理番号

❸公開 昭和61年(1986)2月13日

C 30 B 19/00 H 01 L 21/208 6542-4G 7739-5F

審査請求 未請求 発明の数 1 (全3頁)

気相エピタキシヤル成長法 の発明の名称

> 创特 願 昭59-152265 **22)**HH 願 昭59(1984)7月23日

砂発 明 者 北 島 東京都港区芝5丁目33番1号 日本電気株式会社内

洋 创出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号

90代 理 弁理士 内原 ᠴ

発明の名称 気相エピタキシャル成長法

特許請求の範囲

表面を部分的に絶縁膜で被獲した単結晶シリコ ン共板に対し開口部だけに選択的にシリコンを堆 **概させる方法に於いて、初め 970℃以下の温度で** エピタキシャル成長を行い、然るのちに970℃以 上の贔屓でエピタキシャル成長を行うととを特徴 とする気相エピタキシャル成長法。

発明の詳細な説明

(産業上の利用分野)

木洛剛は側蹠付近におけるファセットの形成及 び欠陥の発生を抑制する気相エピタキシャル成長 次に関する。

(従来技術とその問題点)

シリコンのCMOS(Complementary Metal-Oxide -Semiconductor) デバイスは、バイポーラ・

デバイスと同等の速度をもち、MOSに於ける速 度・電力積の究極値を実現できると予想されると とから、現在応用範囲を広げつつあり、近い将来 MOSIC(Integrated Circuit) の有力な技術に なると考えられる。そりしたCMOSの特徴をよ り生かすために素子分離の微細化が有効であり、 現在種々の方法が検討されているが、有力な方法 として選択エピタキシャル成長法がある。

選択エピタキシャル成長法の例を第1図に示す。 シリコン・ウェハ1の上に酸化シリコン膜2と1 ~2 mm の厚さだけ形成し、反応性イオンエッチン グによって部分的にシリコンを解出させたものを エピタキシャル成長用の基板として用いる。場合 によっては倒磨部を望化シリコン膜3等でコート する。そのような基板に、原料ガスとして SiH, Cl, とHCl とを用いエピタキシャル成長を行 うと、酸化シリコン膜上には全くシリコンが堆積 せず、シリコンが解出していた領域だけにエビタ キシャル層4が形成できる。しかしながら週択エ ビタキシャル膜には、鋼鹽付近に積層欠陥を初め

とする格子欠陥5とファセット6が存在する。

格子欠陥の多くは第1図に示したように側壁と **基板表面が交わるあたりから発生し、エピタキシ** ャル層の表面まで達する。MOSデバイスでもパ イポーラ・デパイスでも深さ方向にp-n接合が 存在するが、p-n接合をよぎる格子欠陥が多い 程接合特性は劣化するため格子欠陥は少なければ 少ない程望ましい。格子欠陥の密度は、高温でエ ビタキシャル成長を行り程高く、たとえば 950℃ 程度の低温でエピタキシャル成長を行えば少くと もp-n接合の逆方向耐圧にほとんど影響を与えな い程度の密度まで欠陥を減少させるととは可能で ある。一方ファセットが存在すると、MISデバ イスを作った場合に、V型の部分の先端に電界が 集中するためにゲート耐圧を低下させ、ファセッ トの部分は別のしきい値をもったトランジスタと して働くためにサプスレッシュホールド修性を悪 化させる原因となる。ファセットの形成は高温程 少ない傾向が見られる。

とのように格子欠陥密度とファセットの程度は

成長温度に関して逆の傾向を見せるため、格子欠 陥とファセットの両方に関して望ましい条件が従 来法では得られなかった。

(発明の目的)

本発明の目的は、格子欠陥の低減とファセット の抑制を同時に実現するような気相エピタキシャ ルを提供することにある。

(発明の構成)

本発明は格子欠陥の低減のために成長の初期に は 970で以下なるべくは 950で以下の低温成長を 行い、その後 970で以上なるべくは 1000で以上 の高温成長を行いファセットの広がりを抑制して いる。

(実施例)

第2図(a)~(c)は本発明の工程を模式的に示した ものである。

図中(a)は成長的の基板を示しており、単結晶シリコン・ウェハ7の表面に酸化シリコン膜8を形成し反応性イオンエッチングによって開口部9を設け、表面に強化シリコン膜を堆積した後反応性

イオンエッチングを更に行い側壁部だけに窒化シ リコン膜10を残したものである。

図中(b) は原料ガスとしてSIH_aCe_a 300 cc/min. HCe 1.3 c/min . 成長温度 950℃,成長圧力 50Torr で 2 分エピタキシャル成長を行った後の断面図を模式的に示した。成長速度は~0.1 μm/min であるため、エピタキシャル層 1 J の膜厚は~0.2 μm である。格子欠陥は成長温度が 950℃ と低いため少い。ファセットは広がるような成長条件であるが、脱厚が~0.2 μm と薄いため、ファセットの幅は 0.15~0.2 μm であった。

そのあと(e)図に示すよりに成長温度を1050でに上げてエピタキシャル層を更に~0.8 μm 加えた 後の斯而図を模式的に示した。成長速度は ~0.3 μm/min である。なお丹温中は成長を止めて いる。欠陥は(b)と同様に少く、ファセット幅は 0.3~0.4 μm でありたとえば成長温度 950でで厚さ 1 μm エピタキシャル成長を行った場合のファセット報~1 μm に較べ半分以下になっていた。

成長速度の効果は温度程顕著ではないが、成長

速度が大きい程ファセットは広がりにくく、膜厚 の制御性及びエピタキシャル膜の結晶性が許す範 囲で成長速度は大きい方が望ましい。

選択エピタキシャル膜の結晶性という観点から すれば、格子欠陥は少い程望ましい。しかしなが ち、具体的にMOS(あるいはCMOS)の案子分 離に適用しようとすると、結晶性が良い成長条件 ではファセットの形成が顕著であり、デバイス特 性の点からは問題があった。格子欠陥も明らかに デバイス特性に悪影響を与えるため、結晶性の良 さを保ちつつファセットを抑制することが望まし い。たとえば、成長条件として原料ガスは

S1H_aCl_a 300cc/min , HCl 1.3 l/min , 成長圧力 50Torr . 成長膜厚 1 mm とし950℃ でエピタキシャル成長を行うと格子欠陥は、調盤の長さ1 mm あたり 0.1 個以下に押えることができるが、ファセットの幅は 1 mm 程度になってしまう。一方1050℃ でエピタキシャル成長を行うと、ファセットの幅は 0.3 mm 程度であるが欠陥密度は保壁の長さ 1 mm あたり 6~7 個と多くなり、明らかに

特開昭61-31387(3)

接合耐圧化影響を与える程結晶性が劣化する。それに対し、本発明では成長を2段階にし、970℃を境にして前記のようにまず950℃で~0.2 μm, 次に1050℃で~0.8 μm 成長を行い1 μm のエピタキシャル機を成長させた場合には、欠陥密度は個曜1 μm あたり0.1 偶程度と950℃で成長した水準を保ちつつ、ファセット編を0.4~0.5 μmに押えることができた。なお、温度の差をとるため低温成長では950℃以下、高温成長では1000℃以上とするととが望ましい。

(発明の効果)

以上述べたように、本発明によれば選択エビタ キシャル膜の欠陥密度を低い水準に保ちつつ、フ ァセットの少ない成長を行うことができる。

図面の簡単な説明

第1 図は、従来法による選択エピタキシャル膜の断面図、第2 図(a)~(c)は、本発明の方法による 選択エピタキシャル膜の断面図である。

国において、

1 … シリコンウェハ、 2 …酸化シリコン脱、 3 … 蜜化シリコン膜、 4 … エピタキシャル層、 5 … 格 子欠陥、 6 … ファセット、 7 … シリコンウェハ、 8 …酸化シリコン膜、 9 …開口部、 1 0 … 盤化シ リコン膜、 1 1 … エピタキシャル層、 1 2 … ファ セット。

代理人 弁理上内 原 野

第2図







